(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2858404号

(45)発行日 平成11年(1999) 2月17日

(24)登録日 平成10年(1998)12月4日

(51) Int.CL⁶

識別記号

FΙ

H01L 29/78

H01L 29/78

652N

請求項の数6(全 11 頁)

(21)出願番号	特願平3-129382	(73)特許権者	000004260
			株式会社デンソー
(22)出顧日	平成3年(1991)5月31日		愛知県刈谷市昭和町1丁目1番地
		(72)発明者	岡部 直人
(65)公開番号	特開平4-229661		愛知県刈谷市昭和町1丁目1番地 日本
(43)公開日	平成4年(1992)8月19日		電装株式会社内
審查請求日	平成8年(1996)11月8日	(72)発明者	山本 剛
(31)優先権主張番号	特願平2-151353		爱知県刈谷市昭和町1丁目1番地 日本
(32)優先日	平2(1990)6月8日	Î	電装株式会社内
(33) 優先権主張国	日本 (JP)	(72)発明者	加藤 直人
			爱知県刈谷市昭和町1丁目1番地 日本
			電装株式会社内
		(74)代理人	弁理士 確氷 裕彦
		審査官	安田 雅彦
			最終頁に続く

(54) 【発明の名称】 絶録ゲート型パイポーラトランジスタおよびその製造方法

1

(57)【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

この基板上に形成されるとともに、第1領域およびこの 第1領域の縁端に位置する第2領域を有する第2導電型 の半導体層と、

との半導体層の前記第1領域表面の複数領域において、 前記半導体層表面に接合が終端すべく形成された第1導 電型のベース層と、

ての複数あるベース層の各々を基本セルとして、この各 基本セルのベース層表面に、該ベース層の接合の終端に 10 沿って間隔を残して接合が終端するように該ベース層内 に形成された第2導電型のソース層と、

前記半導体層と前記ソース層との間の前記ベース層表面 の前記間隔をチャネル領域として、少なくともとのチャ ネル領域上にゲート絶縁膜を介して形成されたゲート電 極と、

前記第2領域の前記半導体層表面上に絶縁膜を介して配置され、前記ゲート電極に電気的接続されるゲート金属電極と、

前記各基本セルにおいて、前記ベース層と前記ソース層 との両方に接触部を有するソース電極とを備え、

前記半導体層<u>の前記</u>第2領域表面<u>には、</u>前記半導体層表面に接合が終端するとともに、前記半導体基板からとの第2領域の前記半導体層に流入された少数キャリアを前記ソース電極へ排出<u>する第1</u>導電型の少数キャリア抜き取り層が形成されており、

前記絶縁膜には、前記第2領域の前記第1領域との境界 近傍において、前記ゲート金属電極と前記ゲート電極と を電気的接続するためのコンタクトホールと、前記少数 キャリア抜き取り層と前記ソース電極とを電気的接続す

るためのコンタクトホールとが、交互に配置されている ことを特徴とする絶縁ゲート型バイポーラトランジス タ。

【請求項2】 前記ゲート金属電極はゲートボンディン グパッドであることを特徴とする請求項1に記載の絶縁 ゲート型パイポーラトランジスタ。

【請求項3】 前記ゲート金属電極はゲート電極引き回 し金属であることを特徴とする請求項1に記載の絶縁ゲ ート型パイポーラトランジスタ。

【請求項4】 前記少数キャリア抜き取り層には、前記 10 ソース電極と電気的接続するための前記コンタクトホー ルに対応した位置を含んだ表面領域を髙不純物濃度にす る第1導電型の高濃度領域が形成されていることを特徴 とする請求項1乃至3のいずれかに記載の絶縁ゲート型 バイポーラトランジスタ。

【請求項5】 一方の主面側に第2導電型の半導体層が 形成された第1導電型の半導体基板を用意し、前記半導 体層の第1領域およびこの第1領域の縁端に位置する第 2領域において前記第1領域表面の複数領域と前記第2 第1導電型のウエル層を形成する第1工程と、

前記半導体層表面上において、少なくとも前記半導体層 の前記第1領域表面に形成された複数のウエル層におけ る接合の終端近傍に位置するとともに、前記第2領域表 面に形成されたウエル層の前記第1領域との境界に沿っ て第1領域側から第2領域側へ向かって所定の長さだけ 延在する延在部を繰り返して配置するパターンを有し て、ゲート電極をゲート絶縁膜を介して形成する第2工 程と、

前記第1領域において前記半導体層表面に接合が終端す るように第1導電型のベース層を前記ゲート電極と自己 整合的に形成し、このベース層を基本セルとして該基本 セルの前記ベース層表面に、該ベース層の接合の終端に 沿って間隔を残して接合が終端するように第2導電型の ソース層を前記ゲート電極と自己整合的に形成する第3 工程と、

前記基本セルの前記ベース層表面および前記第2領域の ウエル層表面の各領域をさらに低抵抗とすべく第1導電 型の不純物を高濃度に導入して高不純物濃度とする第4 工程と、

前記第1領域上において前記基本セルの前記ベース層お よび前記ソース層の両方に開口する第1の開口部と、前 記第2領域上において前記高不純物濃度とされたウエル 層に開口する第2の開口部と、前記第2領域上において 前記ゲート電極の延在部に開口する第3の開口部とを有 する層間絶縁膜を、前記ゲート電極を介して前記半導体 層表面上に形成する第5工程と、

前記第1領域上において前記第1の開口部を介して前記 ベース層および前記ソース層の両方とに電気接続すると

して前記高不純物濃度とされたウエル層と電気接続する ソース電極と、前記第2領域上において前記第3の開口 部を介して前記ゲート電極と電気接続するゲート金属電 極とを、互いに電気的分離された状態で前記層間絶縁膜 上に形成する第6工程とを含むことを特徴とする絶縁ゲ ート型パイポーラトランジスタの製造方法。

【請求項6】 前記第2の開口部と前記第3の開口部と を、前記第2領域の前記第1領域との境界に沿って前記 第2領域のウエル層上に交互に配置されるように形成す ることを特徴とする請求項5記載の絶縁ゲート型バイボ ーラトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電力用スイッチング素子 として用いられる絶縁ゲート型バイポーラトランジスタ に関するものである。

[0002]

【従来の技術】近年、電力用スイッチング素子として、 絶縁ゲート型パイポーラトランジスタが報告されてい 領域表面とに、前記半導体層表面に接合が終端し、かつ 20 る。この素子はパワーMOSFETと類似の構造を成し ているが、ドレイン領域にソース層とは逆の導電型であ る半導体層を設けるととにより、高抵抗層のドレイン層 に導電率変調をおこさせてオン抵抗を下げ、パワーMO SFETでは不可能であった高耐圧と低オン抵抗の両立 を可能にしている。

> 【0003】図25は、nチャネル型の絶縁ゲート型バ イポーラトランジスタの模型的な要部縦断面図を示した ものであり、主要な構成部はp・型ドレイン層1. n-型ドレイン層2,ゲート酸化膜3,ゲート電極4,p型 30 ベース層 5, n 型ソース層 6, チャネル 7, 層間絶縁 膜10、ソース電極14、ドレイン電極16からなって いる。

> 【0004】ソース電極14に対し、ゲート電極4に一 定のしきい値電圧以上の電圧を印加すると、ゲート電極 4下のp型ベース層5の表面が反転して電子のチャネル 7を形成し、このチャネル7を通って、n * 型ソース層 6からn-型ドレイン層2に電子が流入する。流入した 電子はn-型ドレイン層2の電位を下げ、ドレイン側の p'n'接合を順パイアスする。この結果、p'型ドレ 40 イン層 1 から n - 型ドレイン層 2 に少数キャリアである 正孔が流入する。との正孔の注入によって、n-型ベー ス層2は導電率変調を受け、抵抗値が大幅に下がり、大 電流を流すことが可能となる。

[0005]

【発明が解決しようとする課題】しかしながら、この絶 緑ゲート型バイポーラトランジスタでは素子を流れる電 流密度が大きくなるとn・型ソース層6下のp型ベース 層5内において横方向抵抗による電圧降下が大きくな り、n・型ソース層6とp型ベース層5との間の接合が ともに、前記第2領域上において前記第2の開口部を介 50 順バイアスされてn・型ソース層6からp型ベース層5

に電子が流入し、p・型ドレイン層1, n 型ドレイン 層2. p型ベース層5およびn・型ソース層6から構成 される寄生サイリスタによりサイリスタ動作に入ってし まい、ゲート・ソース間バイアスを零にしても半導体素 子の電流をオフすることができなくなるという所謂ラッ チアップ現象が引き起とされる。そのため、ゲートによ り制御できる電流値はとのラッチアップ現象により制限 されてしまう(ラッチアップ電流の低下)。なお、この ラッチアップ現象は素子をターンオフする際に、より発 生しやすい。

【0006】また、絶縁ゲート型バイポーラトランジス タにおいて'n- 型ドレイン層2に注入された少数キャリ アである正孔は、ゲート電極4に印加した電圧を零にし てチャネル7の電子の流れを止めてもn-型ドレイン層 2に蓄積されており、この正孔がソース電極14を介し て排出されるか、あるいは電子との再結合により消滅す るまでは電流が流れ続け、ターンオフ時間が長くなって しまう。そのため、絶縁ゲート型バイポーラトランジス タを電力用スイッチング素子として、例えばPWM(Pu 1se Width Modulation) 方式のモータ制御等に採用す 20 うにしている。 る場合、電流のスイッチング周波数を高められなくな り、電力制御範囲が限られてしまうことになる。

【0007】これらラッチアップ現象および正孔蓄積に よるターンオフ時間の増大は、絶縁ゲート型バイポーラ トランジスタの繰り返し配置されたセルの縁端部等の特 定の場所で発生しやすい。

【0008】以下、その理由を図26により説明する。 図26にはセルの縁端部の一例として、ゲートボンディ ングバッド15a近傍の断面構造を示す。図26に示す ように、各セルはピッチW。で繰り返し配列され、基本 30 セル領域13においてソース電極14に流れ込む電流 は、幅W。のn-型ドレイン層2 (領域2a)を流れる キャリアにより決定される。しかし、ゲートボンディン グパッド15aに隣接する基本セル領域(縁端セル)1 2においてソース電極14に流れ込む電流は、幅♥。及 び幅W。からなるn‐型ドレイン層2(領域2b)を流 れるキャリアにより決定され、ゲートボンディングパッ ド15aから離れた基本セル領域13よりも電流密度が 大きくなる。従って、ゲートボンディングパッド15 a に隣接する基本セル領域12のp型ベース層5を流れる 電流による電圧降下は、ゲートボンディングパッド15 aから離れた基本セル領域13よりも大きくなり、しか してラッチアップ現象はとのゲートボンディングパッド 15aに隣接する基本セル領域12において発生しやす くなり、これがラッチアップ電流低下の原因となる。

【0009】また、素子のターンオフ時には、図26の 領域11と領域12では、領域2aより広い領域2bで 蓄積された少数キャリア(正孔)が基本セル領域12の ソース電極14から排出されることから、領域2aのみ

る基本セル領域13に対し、スイッチングスピードが遅 くなる原因となる。

【0010】なお、これらの現象はゲートボンディング バッド15a近傍に限らず、他のセル縁端部であるゲー ト電極引き回し領域,ソース電極バッド領域においても 発生するととが確認されている。

【0011】そとで、例えばUSP4631564号公 報あるいは特開昭63-104480号公報において、 ゲートボンディングパッド15 a に隣接する縁端セル1 10 2を利用して、蓄積キャリアをソース電極14へ抜きと る構造が提案されている。図27にその構造を示す。

【0012】すなわち、図27に示すように、図26に おいて縁端セル12にあたるP型ベース層5をゲートボ ンディングパッド15a下に設けられ該ゲートボンディ ングパッド15aをn⁻ 型ドレイン層2からシールドす るためのp・ウエル層(p型パッドウエル層)8と接続 形成するようにして、パッド下に蓄積された正孔をp⁺ 型ウエル層8を介して縁端セル12を利用して構成され たコンタクトホールからソース電極14へと抜きとるよ

【0013】しかしながら、近年、電力用スイッチング 素子においてはそのオン抵抗をより低減するために、ま た大電流化を図るためにチャネル周囲長をより長く稼ぐ ようにセルを微細化し、同じチップ面積においてより多 くのセルを構成することが、あるいは素子性能を維持し たままで素子サイズを小型化するために、セルを微細化 することが望まれている。

【0014】この要望により、今後セルの微細化はます ます進むことが予想される。しかしながら、一方、問題 となるバッド領域はワイヤボンディングのためにある程 度の面積が要求されるため、このセルの微細化に伴い、 セル面積に対するパッド領域面積は増加する傾向にあ る。その結果、図27に示す従来構造では結局新たに縁 端セルとなった基本セル領域(領域13)においてラッ チアップを発生しやすくなることとなり、また、ターン オフ時間の短縮もあまり効果が期待できなくなるという 問題がある。

【0015】本発明はこうした問題点に鑑みてなされた ものであり、たとえセルの微細化が進んでも、ラッチア ップ電流値の向上およびターンオフ時間の短縮を同時に 実現することができる絶縁ゲート型パイポーラトランジ スタとその製造方法を提供することを目的とする。

[0016]

【課題を解決するための手段】上記目的を達成するため に構成された本発明による絶縁ゲート型パイポーラトラ ンジスタは、第1導電型の半導体基板と、この基板上に 形成されるとともに、第1領域およびこの第1領域の縁 端に位置する第2領域を有する第2導電型の半導体層 と、との半導体層の前記第1領域表面の複数領域におい で蓄積された少数キャリアをソース電極14から排出す 50 て、前記半導体層表面に接合が終端すべく形成された第

20

30

1 導電型のベース層と、この複数あるベース層の各々を 基本セルとして、この各基本セルのベース層表面に、該 ベース層の接合の終端に沿って間隔を残して接合が終端 するように該ベース層内に形成された第2導電型のソー ス層と、前記半導体層と前記ソース層との間の前記ベー ス層表面の前記間隔をチャネル領域として、少なくとも とのチャネル領域上にゲート絶縁膜を介して形成された ゲート電極と、前記第2領域の前記半導体層表面上に絶 縁膜を介して配置され、前記ゲート電極に電気的接続さ れるゲート金属電極と、前記各基本セルにおいて、前記 10 ベース層と前記ソース層との両方に接触部を有するソー ス電極とを備え、前記半導体層の前記第2領域表面に は、前記半導体層表面に接合が終端するとともに、前記 半導体基板からとの第2領域の前記半導体層に流入され た少数キャリアを前記ソース電極へ排出する第1導電型 の少数キャリア抜き取り層が形成されており、前記絶縁 膜には、前記第2領域の前記第1領域との境界近傍にお いて、前記ゲート金属電極と前記ゲート電極とを電気的 接続するためのコンタクトホールと、前記少数キャリア 抜き取り層と前記ソース電極とを電気的接続するための コンタクトホールとが、交互に配置されていることを特 <u>徴とする</u>ものであり、またその製造方法としては、一方 の主面側に第2導電型の半導体層が形成された第1導電 型の半導体基板を用意し、前記半導体層の第1領域およ びこの第1領域の縁端に位置する第2領域において前記 第1領域表面の複数領域と前記第2領域表面とに、前記 半導体層表面に接合が終端し、かつ第1導電型のウエル 層を形成する第1工程と、前記半導体層表面上におい て、少なくとも前記半導体層の前記第1領域表面に形成 された複数のウエル層における接合の終端近傍に位置す るとともに、前記第2領域表面に形成されたウエル層の 前記第1領域との境界に沿って第1領域側から第2領域 側へ向かって所定の長さだけ延在する延在部を繰り返し て配置するパターンを有して、ゲート電極をゲート絶縁 膜を介して形成する第2工程と、前記第1領域において 前記半導体層表面に接合が終端するように第1導電型の ベース層を前記ゲート電極と自己整合的に形成し、との ベース層を基本セルとして該基本セルの前記ベース層表 面に、該ベース層の接合の終端に沿って間隔を残して接 合が終端するように第2導電型のソース層を前記ゲート 電極と自己整合的に形成する第3工程と、前記基本セル の前記ベース層表面および前記第2領域のウエル層表面 <u>の各領域</u>をさらに低抵抗とすべく第1導電型の不純物を 高濃度に導入して高不純物濃度とする第4工程と、前記 第1領域上において前記基本セルの前記ベース層および 前記ソース層の両方に開口する第1の開口部と、前記第 2 領域上において前記髙不純物濃度とされたウエル層に 開口する第2の開口部と、前記第2領域上において前記 ゲート電極の延在部に開口する第3の開口部とを有する

面上に形成する第5工程と、前記第1領域上において前 記第1の開口部を介して前記ベース層および前記ソース 層の両方とに電気接続するとともに、前記第2領域上に おいて前記第2の開口部を介して前記高不純物濃度とさ れたウエル層と電気接続するソース電極と、前記第2領 域上において前記第3の開口部を介して前記ゲート電極 と電気接続するゲート金属電極とを、互いに電気的分離 された状態で前記層間絶縁膜上に形成する第6工程とを 含むことを特徴としている。

[0017]

【作用および効果】上記構成を有する本発明にかかる絶 縁ゲート型パイポーラトランジスタは、基本セルが配さ れた前記第1領域においては、各基本セルにおいて前記 ゲート電極により駆動制御されると前記半導体層と前記 ソース層との間の前記ベース層表面の前記間隔がチャネ ル領域として作用し、ソース電極から該チャネル領域を 通ってキャリアが前記半導体層に流入する。とれによ り、前記半導体基板から少数キャリアが前記半導体層に 流入され、前記半導体層が導電率変調を受けて素子が導 通する。

【0018】との時、との第1領域の縁端に位置する前 記半導体層の第2領域、即ちゲート金属電極が配置され る領域の下方の半導体層にも少数キャリアが前記半導体 基板から流入される。ととで該第2領域の半導体層の表 面には第1導電型の少数キャリア抜き取り層が形成され ており、該少数キャリア抜き取り層は絶縁膜に設けられ たコンタクトホールを介してソース電極へと電気的接続 されている。従って、半導体基板から第2領域に流入さ れた少数キャリアは、該第2領域表面に形成された前記 少数キャリア抜き取り層を通って前記ソース電極へ排出 される。なお、第2領域の前記第1領域との境界近傍に おいて、ゲート金属電極とゲート電極とを電気的接続す るコンタクトホールと、少数キャリア抜き取り層とソー ス電極とを電気的接続するコンタクトホールとを交互に 配置するようにしているため、第2領域上においてゲー ト電極を配置しない領域を効率よく確保することが可能 となる。従って、少数キャリア抜き取り層をソース電極 へ電気的接続させる箇所を効率的に配置させることがで き、第1領域縁端部に配置されたどの基本セル近傍に対 しても、少数キャリア抜き取り層による少数キャリア抜 き取り作用が局所的に不均一になるのを抑制することが 可能である。

【0019】従って、前記基本セルにおいて前記第1領 域の縁端でかつ前記第2領域近傍に配された基本セル に、前記第2領域に流入した少数キャリアが流れ込んで 電流密度を増大させるととに起因したラッチアップ電流 値の低下を防止できる。

【0020】また、素子のターンオフ時においては、素 子駆動時に前記半導体基板から前記半導体層の第2領域 層間絶縁膜を、前記ゲート電極を介して前記半導体層表 50 に流入され、該第2領域に蓄積された少数キャリアは、

20

たとえセルが微細化されたとしても、やはり該第2領域 表面に形成された低抵抗で第1導電型の前記少数キャリ ア抜き取り層を通ってすばやく前記ソース電極へ排出される。

【0021】また、製造方法においては、そのゲート電極のパターンより第2領域上に実質ゲート電極は存在しない構成となるため、少数キャリア抜き取りとしてのウエル層(第2領域)はさらに高不純物濃度とすることが容易にできる。

【0022】また、この高浪度とする工程は、ベース層 10 のコンタクト抵抗低下のための工程と同時にできるため、実質的にマスク工程が増大することはない。以上述べたように、本発明によれば、たとえセルの微細化が進んでも、ラッチアップ電流値の向上およびターンオフ時間の短縮を同時に実現できるという優れた効果が奏される

[0023]

【実施例】以下、本発明を図に示す実施例に基づいて説明する。図1~3は、本発明第1実施例を適用した絶縁ゲート型パイポーラトランジスタのゲート電極パッド(ボンディングバッド15a)近傍の構造を示すものであり、図1はその表面パターン構造を示す模式的平面図、図2は図1におけるA-A断面図、図3は図1におけるB-B断面図である。なお、図25~27と対応する部分には同一符号が付してある。

【0024】以下、これを製造工程に従って詳細に説明 する。まず、半導体基板であるp*型シリコン基板を用 意し、これにエピタキシャル成長により低不純物濃度で 比抵抗30 (Ω-cm) の半導体層であるn-型層を約1 00 [μm] 形成する。これらのp・型シリコン基板お よびn-型層により、図4に示すように、各々p・型ド レイン層 1. n 型ドレイン層 2 が形成される。 さら に、後工程においてシリコンウェハ表面が汚染されるの を防止すべく、表面に熱酸化膜(フィールド酸化膜)を 形成する。次に、とのn⁻型ドレイン層2の酸化膜表面 に、通常のフォトリソグラフィにより、電極パッド領域 およびp型ベース層形成予定領域に開口パターンを有す るレジスト膜を形成し、このレジスト膜をマスクとして ボロンをイオン注入し、ドライブイン及びフィールド酸 化することにより、図5に示すように、p・型ウエル5 a, 8 a を選択的に形成する。次に、フォトエッチング によりフィールド酸化膜を部分的に選択エッチングした 後に、図6に示すように、n-型ドレイン層2の表面を 酸化してゲート酸化膜3を形成する。 ととで、電極バッ ド領域のp^{*}型ウエル8a上のフィールド酸化膜は、従 来構造では残すようにしていたが、本実施例では全面除 去するようにしている。これは後工程でp・型ウエル8 aに再度イオン注入を行うためである。

【0025】そして、ウエハ表面全面にゲート電極とす を接続するためのコンタクトホール10cを有する層間 る高濃度にドービングされたポリシリコンを5000A 50 絶縁膜10が形成される。図13にその表面パターンを

10 程度堆積し、図7の平面図に示すように、格子状でゲー

ト電極パッド領域まで延在するパターンのゲート電極4 を形成する。

【0026】ここで、ゲート電極4は、図7のA-A断面図を示す図8およびB-B断面図を示す図9に示すように、p・型ウエル8 a 端部において、p・型ウエル8 a 上に重なる延在部分がくし歯状のパターンをもって形成されており、p・型ウエル8 a 表面上にはこの延在部分を除いてポリシリコン膜は実質上堆積されていないことになる。

【0027】との後、図10に示すように、このゲート電極4をマスクとしてボロンをイオン注入してドライブインにより約3 $[\mu m]$ 拡散して上述の p^+ 型ウエル5 a、8 a とともにp型ベース層5、ゲート電極パッド下のp型パッドウエル層8を形成する。

【0028】次いで、通常のフォトリソグラフィにより ゲート電極4による窓において、各基本セルの中央部お よびパッド領域全面を、n・型ソース層6形成予定位置 のみに開口する形状にパターニングされたレジスト膜で 寝い、このレジスト膜とゲート電極4とをマスクとして リンのイオン注入を行い、レジスト除去後ドライブイン 拡散を用いて、図11に示すように、n・型ソース層6 を基本セル形成領域のみに形成する。

【0029】続いて、通常のフォトリソグラフィにより 形成したレジストパターンをマスクとしてボロンのイオ ン注入を行い、レジスト除去後ドライブイン拡散するこ とにより、図12に示すように、p型ベース層5とソー ス電極14とのコンタクト抵抗低下に寄与するコンタク ト層としてのp**型コンタクト層5bおよびp型パッド ウエル層8の表面濃度を高濃度として抵抗低下に寄与するp**型パッド層9を形成する。ここで、p**型パッド 層9は、シリコンウエハのパッド領域表面には従来構造 のようにゲート電極4とポンディングパッドと接続する ポリシリコン膜が全面に形成されていないため、実質上 p型パッドウエル層8表面に全域にわたって形成するこ とができる。

【0030】とのようにして、p型ベース層5とn・型ソース層6がゲート電極4による共通のマスクにより位置決めされる、所謂DSA技術(Diffusion Self Alignment)によりチャネル7が形成される。その後、CVDによりPSG、BPSG等の酸化膜を堆積し、基本セル領域においてp型ベース層6の両方に開口するコンタクトホール10a、ゲート電極パッド領域下周端において櫛歯状とされセル領域方向に延びたp・・型パッド層9の領域20に開口するコンタクトホール10b、およびゲート電極パッド領域下においてゲート電極パッド金属(ゲートボンディングパッド15a)とゲート電極4とを接続するためのコンタクトホール10cを有する層間絶縁障10が形成される。図13にその表面パターンを

示す平面図、図14に図13のA-A断面図、図15に 図13のB-B断面図を示す。

【0031】さらにアルミ膜の蒸着、パターニングによ り、図16に示すようにウエハ表面にソース電極14. ゲート電極パッド (ゲートボンディングパッド15a) が形成される。このとき上述した各々のコンタクトホー ルを介して、図17、18に示すように、ソース電極1 4は基本セル領域においてp型ベース層5(p**型コン タクト層5b) およびn 型ソース層6の両方に電気的 接続されるとともに、図17に示すようにゲートボンデ 10 ィングバッド15a下周端のp**型バッド層9の領域2 0 において電気的接続される。また、ゲートボンディン グパッド15aは、図18に示すように、ゲート電極4 の延在部分において電気的接続される。

【0032】そして、最後に基板の裏面、すなわちp* 型ドレイン層1の背面に金属膜の蒸着によりドレイン電 極16を形成して、図1~3に示す絶縁ゲート型パイポ ーラトランジスタが製造される。

【0033】上記の如く製造された絶縁ゲート型バイボ ーラトランジスタには、図1~3に示すように、ゲート ボンディングパッド15a下のp型パッドウエル層8に 高不純物濃度で低抵抗とされたp**型パッド層9が形成 されており、さらにこのp・・型パッド層9が領域20に おいてコンタクトホール10bを介してソース電極14 とオーミック接触している。従って、素子動作時にゲー ト電極パッド領域下部のp・型ドレイン層1よりn-型 ドレイン層2に注入される正孔(少数キャリア)は、該 ゲート電極バッド領域に近接する基本セル領域(縁端セ ル) 12に流れ込む前に、p型バッドウエル層8, p** 型パッド層9, p**型パッド層9の領域20およびコン タクトホール10bを介してソース電極14に抜き取ら れることになる。また、p**型パッド層9は正孔にとっ て低抵抗の経路となるため、縁端セル12とゲートボン ディングパッド15a下との境界領域30における正孔 も領域20からソース電極14に抜き取られやすい。す なわち、緑端セル12への正孔の集中はなくなり、該縁 端セル12でのラッチアップ現象発生によるラッチアッ プ電流値の低下は防止され、しかしてラッチアップ電流 値の向上が実現できる。

【0034】また、ゲート・ターンオフ時にゲートボン ディングパッド15a下部に蓄積された正孔は、上述の ように素子動作時に p**型パッド層9の領域20よりソ ース電極14に抜き取られているのに加えて、同じくと の低抵抗とされたp**型パッド層9を通って領域20よ りすばやくソース電極14に流れるため、ターンオフ時 間の短縮が実現できる。

【0035】また、p**型パッド層9はp**型コンタク ト層5 b と同時にゲート電極4 とセルフアラインで形成 されるため、マスク工程数の増加を併うこともなく、ま たゲートボンディングバッド15a近傍でのゲート電極 50 b下における正孔がp…型バッド層9を介してソース電

4のパターンを変更することにより、ゲートボンディン グパッド15a下周端において櫛歯状とされたp**型バ ッド層9の領域20に開口するコンタクトホール10b の開口面積は容易に増大させることができ、上述したコ ンタクトホール10bを介しての正孔抜き取り効果をさ らに向上させることができる。

12

【0036】さらに、p**型パッド層9はp型パッドウ エル層8の実質上ほぼ全域にわたって形成することがで き、基本セルのセル微細化に併ってベースコンタクトの 面積が小さくなったとしても、パッド下に蓄積された正 孔の抜き取り通路としてのp**型パッド層9は従来構造 より大幅に抵抗低下を図ることができる。

【0037】なお、図19に示すように、実際上、絶縁 ゲート型バイポーラトランジスタのゲート電極バッド1 5は矩形状のボンディングパッド領域15aとこのボン ディングパッド領域 15 a に接続する比較的細長い線形 状のゲート金属電極引き回し領域15bを有しており、 本発明はとのゲート金属電極引き回し領域 15 b 近傍に 適用することができる。なお、図19において14はソ 20 ース電極、14 aはソース電極ボンディング領域を示 す。

【0038】次に、図20~22を用いて本発明を絶縁 ゲート型パイポーラトランジスタのゲート金属電極引き 回し領域15b近傍に適用する第2実施例について説明 する。図20~22は絶縁ゲート型パイポーラトランジ スタのゲート金属電極引き回し領域15b近傍の構造を 示すものであり、図20はその表面パターン構造を示す 模式的平面図、図21は図20におけるA-A断面図、 図22は図20におけるB-B断面図である。なお、図 30 1~3と対応する部分には同一符号が付してある。

【0039】上述した図4~18に示す製造方法におい

て、p型パッドウエル層8を形成した工程で同様にして ·ゲート金属電極引き回し領域15b下にもp・型ウエル 層8を形成し、さらに図12に示す工程において、その 表面内に多くボロンをイオン注入することにより、ゲー ト金属電極引き回し領域15b下における正孔抜き取り 経路として作用するp**型パッド層9を形成する。 そし て、層間絶縁膜10にコンタクトホールを形成する工程 において、コンタクトホール10d, 10eを開口し、 アルミ膜を蒸着、パターニングすることにより、コンタ クトホール10d, 10eを介してp**型層9とソース 電極14とを、またゲート電極4とゲート電極引き回し 金属17とを各々電気的接続する。なお、ゲート電極引 き回し金属17はアルミ膜のパターニングにより、ソー ス電極14.ゲートボンディングバッド15aと同時に 形成される。

【0040】以上により図20~22に示す構造が製造 され、上述したゲートボンディングパッド15a下に適 用した場合と同様に、ゲート金属電極引き回し領域15

極14へ抜き取られることになり、しかして該ゲート金 属電極引き回し領域15b近傍においても、上記第1実 施例同様、ラッチアップ電流値の向上およびターンオフ 時間の短縮が実現できることになる。

【0041】さらに、本発明は図19において絶縁ゲー ト型パイポーラトランジスタのソース電極パッド14a 近傍に適用することもできる。図23~24には本発明 を適用した絶縁ゲート型パイポーラトランジスタのソー ス電極パッド14 & 近傍の構造を示し、図23にその表 面バターン構造を示す模式的平面図、図24に図23に 10 おけるA-A断面図を示す。なお、図1~3、図20~ 22と対応する部分には同一符号が付してある。

【0042】このものも上述した例と同様に、ソース電 極パッド14a下のn-型ドレイン層2に注入された正 孔は該ソース電極パッド14a下のp**型パッド層9か **らパッド14a下の周辺に形成されたリング状のコンタ** クトホール10fを介してソース電極パッド14aに抜 き取られる。従って、上述した如く、該ソース電極パッ ド14a近傍に配置されたセルにおいてラッチアップ電 流値の向上およびターンオフ時間の短縮が実現できると 20 る。 とになる。

【0043】また、上記第2実施例を絶縁ゲート型バイ ポーラトランジスタの最外周に形成されるガードリング 領域とこのガードリング領域に隣接する縁端セルの境界 領域に適用するようにしても良い。

【0044】なお、上述した実施例は図1~3, 図20 ~22あるいは図23.24に示すように基本セル領域 の各セルが四角形 (格子状) セルで構成されたものに適 用したものであったが、これに限らず、例えばストライ ブ状セルで構成されたもの、六角形セル等、種々のもの 30 図である。 に適用したものであってもよい。

【0045】また、セルサイズも任意に設定できるもの であることは言うまでもなく、さらに、例えば図1にお ける各セルの位置関係もx方向、y方向任意にシフトさ れた位置関係であっても同様な効果が得られるものであ る。

【0046】さらに、上述の絶縁ゲート型バイポーラト ランジスタはnチャネル型のものであったが、半導体の 型をn型とp型を各々の層に対して入れ換えた反対導電 型の p チャネル型絶縁ゲート型バイボーラトランジスタ 40 に採用しても同様な効果が得られる。

【図面の簡単な説明】

【図1】本発明第1実施例を適用した絶縁ゲート型バイ ポーラトランジスタのゲートボンディングバッド15a 近傍の構造を示すものであり、その表面パターン構造を 示す模式的平面図である。

- 【図2】図1に示すものにおけるA-A断面図である。
- 【図3】図1に示すものにおけるB-B断面図である。
- 【図4】第1実施例の製造工程の説明に供する図であ る。

【図5】第1実施例の製造工程の説明に供する図であ

【図6】第1実施例の製造工程の説明に供する図であ

【図7】第1実施例の製造工程の説明に供する図であ

【図8】第1実施例の製造工程の説明に供する図であ

【図9】第1実施例の製造工程の説明に供する図であ る.

【図10】第1実施例の製造工程の説明に供する図であ る。

【図11】第1実施例の製造工程の説明に供する図であ

【図12】第1実施例の製造工程の説明に供する図であ る。

【図13】第1実施例の製造工程の説明に供する図であ

【図14】第1実施例の製造工程の説明に供する図であ

【図15】第1実施例の製造工程の説明に供する図であ

【図16】第1実施例の製造工程の説明に供する図であ

【図17】第1実施例の製造工程の説明に供する図であ

【図18】第1実施例の製造工程の説明に供する図であ

【図19】絶縁ゲート型バイポーラトランジスタの平面

【図20】本発明を適用した絶縁ゲート型バイポーラト ランジスタのゲート金属電極引き回し領域 1 5 b 近傍の 構造を示すものであり、その表面パターン構造を示す模 式的平面図である。

【図21】図20に示すものにおけるA-A断面図であ る。

【図22】図20に示すものにおけるB-B断面図であ

【図23】本発明を適用した絶縁ゲート型パイポーラト ランジスタのソース電極パッド近傍の構造を示すもので あり、その表面パターン構造を示す模式的平面図であ

【図24】図23に示すものにおけるA-A断面図であ

【図25】絶縁ゲート型パイポーラトランジスタの基本 的構造を示す縦断面図である。

【図26】図25に示す絶縁ゲート型パイポーラトラン ジスタのゲートボンディングパッド近傍の断面構造図で ある。

50 【図27】従来の正孔抜き取り構造を備えた絶縁ゲート

15

型バイボーラトランジスタのゲートボンディングパッド 近傍の断面構造図である。

【符号の説明】

- 1 p・型ドレイン層
- 2 n 型ドレイン層
- 3 ゲート酸化膜
- 4 ゲート電極
- 5 p型ベース層
- 6 n・型ソース層
- 7 チャネル領域
- 8 p型パッドウエル層


*9 少数キャリアの抜き取り層としてのp**型パッド層

16


- 10 層間絶縁膜
- 10a~10f コンタクトホール
- 14 ソース電極
- 14a ソース電極バッド
- 15 ゲート電極パッド
- 15a ゲートボンディングパッド領域
- 15b ゲート金属電極引き回し領域
- 16 ドレイン電極
- 10 17 ゲート電極引き回し金属

*

【図1】




【図2】




【図4】

np+


[図3]




[図8]




【図5】




【図6】







【図16】




【図18】




【図20】




[図22]




【図17】




[図19]




【図21】



[図23]





フロントページの続き

(56)参考文献 特開 昭63-222460 (JP, A) (58)調査した分野(Int.Cl.⁶, DB名)

特開 昭63-84070 (JP, A)

(58)調査した分野(Int.Cl.*, DB名) HO1L 29/78 HO1L 21/336